ACROFAN

인텔, 차세대 코어 마이크로아키텍처로 지속적인 성능 혁신 위한 새로운 방향성 제시

기사입력 : 2021년 09월 24일 09시 49분
ACROFAN=권용만 | yongman.kwon@acrofan.com SNS
트랜지스터 기술을 기반으로 한 ‘마이크로프로세서’는 첫 등장 이후 지금까지 수십 년 동안 다양한 방법으로 눈부신 성능 향상과 함께 디지털 시대로의 변화를 이끌어 왔다. 이러한 프로세서의 성능 향상은 굳이 수십 년 전과 비교하지 않더라도, 몇 년 전과 비교해도 확연한 차이를 느낄 수 있을 정도로 꾸준히 진행되어 온 바 있다. 그리고 이러한 지속적인 성능 향상의 목표로 흔히 제시되는 기준이 ‘무어의 법칙(Moore’s Law)’ 인데, 반도체 업계 전반의 발전상을 이끌어온 이 법칙은 고든 무어가 로버트 노이스가 공동 창립한 인텔에 있어 더욱 특별한 의미를 가지는 법칙이자, 지속적으로 추구할 목표이기도 할 것이다.

반도체 형태의 프로세서가 지속적으로 성능을 향상시키기 위해서는 단위 시간당 더 많은 처리를 할 수 있는 논리 회로 구성, 하나의 처리 단위를 더 짧은 시간에 끝낼 수 있게 하기 위한 더 높은 동작 속도의 조화가 필요하다. 그리고 단위 시간당 더 많은 처리를 할 수 있는 논리 회로 구성을 위해서는 더 많은 트랜지스터가 필요하고, 이를 효과적으로 구현하기 위해서는 적절한 미세공정의 도움이 필요하다. 이에, 지금까지는 프로세서의 아키텍처와 제조 공정의 지속적인 발전에 힘입어 프로세서의 성능도 높아져 왔지만, 이제 제조 공정 미세화에 의존하는 방식의 성능 향상은 점점 어려워지고 있다. 이에, 향후의 성능 향상을 위한 현실적인 방향으로는 중요한 워크로드에 최적화된 아키텍처 구성과 다양한 성격의 가속기를 조합하는 하이브리드 구성이 제시되고 있다.

인텔에 있어 지금부터 향후 몇 년간은 컴퓨팅 환경의 새로운 패러다임과 혁신의 역량을 선보이는 중요한 시기가 될 것으로 기대된다. 이 새로운 방향성의 핵심은 높은 성능이 필요한 작업에 필요한 성능을 제공하는 ‘워크로드 최적화’가 될 것이며, 이를 효과적으로 구현하는 방법은 하나의 거대한 단일 x86 아키텍처 기반이 아닌, 목적에 따라 최적화된 복수의 x86 코어 아키텍처와 다양한 가속기 IP들이 하나의 패키지, 시스템으로 구성되는 하이브리드 구성이 제시되고 있다. 물론 이러한 변화의 근간에는 인텔의 차세대 x86 마이크로아키텍처가 있는데, 인텔이 ‘아키텍처 데이 2021’에서 소개한 ‘에피션트 코어(Efficient Core)’와 ‘퍼포먼스 코어(Performance Core)’는 이전과 달리 하나의 제품에 동시에 탑재된다는 것이 가장 큰 변화다.

▲ 워크로드의 유형이 더욱 다양해짐에 따라, 컴퓨터 또한 다양한 아키텍처의 ‘하이브리드’ 구성이 필요해지고 있다 (자료제공: Intel)

컴퓨터는 이제 우리의 생활 속에서 우리가 기대하는 거의 모든 일을 할 수 있고, 성능이 높아짐에 따라 할 수 있는 일 또한 점점 늘어가고 있다. 당장 수십 년 전에는 동영상 한 개를 재생하는 것도 버거웠던 PC지만, 지금은 그 시절에는 상상조차 할 수 없을 정도의 고화질 영상을 재생은 물론 아무렇지 않게 편집, 송출하는 스튜디오 장비의 역할도 가볍게 해 내고 있을 정도다. 또한 최근 큰 주목을 받고 있는 빅데이터 분석과 인공지능, 머신러닝 기술은 사실 수십 년 전부터 이론적으로 연구되어 왔지만, 컴퓨터의 지속적인 성능 향상과 대규모 컴퓨팅 자원을 연결해 사용할 수 있는 클라우드 기술 등의 등장에 힘입어, 이제서야 현실적으로 제대로 다룰 수 있는 시대가 온 것이기도 하다. 이 외에도, 이제 컴퓨터는 누군가의 심심함을 해결하는 데서부터 세상의 어려운 문제를 해결하는 것에까지 다양한 이유로 사용되고 있다.

컴퓨터를 사용하는 다양한 이유 만큼이나, 컴퓨터가 해결해야 하는 문제의 성격 또한 더욱 다양해지고 있다. 이를 프로세서의 입장에서 보면, 어떤 작업은 단일 코어에서 동작 속도가 빠른 것이 유리하지만, 또 어떤 작업은 단순한 형태의 수많은 코어를 병렬 배치하는 것이 유리할 수도 있다. 또한 어떤 작업은 아주 기본적인 명령어만으로 충분하지만, 어떤 작업들은 고도화된 수학적 계산 성능을 높이기 위해, 프로세서의 벡터 연산을 적극적으로 활용하기도 한다. 또 다른 관점에서 보면, 어떤 사용자들은 ‘최고 성능’에 가장 중요한 가치를 두지만, 또 다른 사용자들은 ‘에너지 효율’을 성능만큼이나, 때로는 성능 이상으로 중요하게 보기도 한다. 그리고 이러한 다양한 요구 사항들을 충족시키는 ‘워크로드 최적화’는, 하나의 아키텍처와 프로세서로 구현하기에는 너무 범위가 넓다.

이러한 다양한 요구 사항들에 대응해 ‘워크로드 최적화’를 구현하기 위한 현실적인 방법은, 모든 작업을 다룰 수 있는 범용 프로세서와, 특정 작업에 뛰어난 효율을 갖춘 전용 가속기를 함께 조합하는 것이다. 특히, 암호화나 벡터 연산 등 범용적으로 사용되는 특정 형태의 연산을 가속화할 수 있는 기능을 프로세서 내부에 통합하면, 그 효과는 극대화될 것이다. 이에 지금까지 인텔의 프로세서는 x86 명령어셋 뿐 아니라 이러한 요구에 대응해 SSE, AVX, AVX-512 명령어 셋이나 AES-NI 등의 명령어 탑재 등으로 아키텍처를 확장해 왔다. 하지만, 이러한 새로운 명령어 셋 확장은 소프트웨어가 이를 적극적으로 사용하지 않으면 효과를 볼 수 없고, 이 경우 프로세서의 기능 구현에 들어간 트랜지스터와 면적의 낭비로 평가되는 경우도 흔했다.

이에, 더욱 고도화된 워크로드 최적화 환경을 위해서는 프로세서 코어 또한 고성능 지향, 고효율 지향으로의 분리가 필요한 상황에 왔다. 이런 개념은 이미 Arm 아키텍처 기반의 프로세서들에서는 ‘빅-리틀(Big-Little)’ 형태로 활용되면서 소기의 성과를 거두고 있다. 그리고 인텔 또한, 고효율 지향을 위한 마이크로아키텍처로는 기존 아톰(Atom) 제품군의 계보를 잇는 제품들이 있고, 고성능 지향으로는 기존 ‘코어(Core)’ 마이크로아키텍처의 계보에서 이어지는 제품들이 있다. 지금까지 이러한 두 가지 성격의 마이크로아키텍처는 각자의 세그먼트와 제품군으로 분리되어 있었지만, 차세대 코어 프로세서로 선보일 ‘엘더 레이크(Alder Lake)’에서는 이 상이한 성격의 두 마이크로아키텍처가 처음으로 하나의 프로세서로 구성될 계획이며, 이에 고효율 지향은 ‘에피션트 코어’, 고성능 지향은 ‘퍼포먼스 코어’로 명명되었다.

▲ 인텔 역사상 최고 수준의 효율을 선보일 새로운 ‘에피션트 코어’ (자료제공: Intel)

현재의 기본적인 컴퓨팅 수요를 효과적으로 소화하기 위한 성능을 효율적으로 구현하는 것을 목표로 하는 ‘에피션트 코어(Efficient Core)’는 저전력 PC, 모바일, 임베디드 SoC에서 이미 10년 이상의 역사를 가진 ‘아톰(Atom)’ 프로세서 제품군에서부터 내려오는 최신 아키텍처 ‘그레이스몬트(Gracemont)’로도 알려져 있다. 이러한 에피션트 코어는 작은 면적과 저전력으로 실용적인 성능을 효율적으로 내는 ‘고효율’을 지향하며, 이를 위해 꼭 필요한 수준의 기능만을 면적 효율적으로 구현한다. 이에, 지금까지의 성능 위주 주력 아키텍처와 비교할 때, 이 고효율 지향의 아키텍처 계열은 더욱 단순하고 간소화된 프로세서 구조와 AVX 등 확장 명령어 지원 부재, 작은 크기의 GPU 탑재 등이 특징이였고, 제품 수준에서도 아주 낮은 TDP의 구현이 가능했다.

작은 면적에 효율적인 성능을 구현하기 위해서는, 성능 구현에 꼭 필요한 기능만을 선택할 필요가 있을 것이다. 이에 지금까지의 고효율 지향 아키텍처에서는 AVX 연산 구현을 위한 기능들이나, 하이퍼쓰레딩 구현을 위한 고도화된 프론트엔드 등이 빠지고, 상대적으로 작고 단순한 프론트엔드와 짧은 파이프라인 구성을 사용했다. 그럼에도 10여 년의 기간 동안 이 고효율 지향 아키텍처 또한 많은 변화가 있었는데, 대표적으로 2013년 발표된 ‘실버몬트(Silvermont)’에서는 애초의 ‘인-오더(In-Order)’에서 ‘아웃 오브 오더(Out-of-Order)’로 실행 방식을 바꾸었으며, 이후에도 효율 향상을 위한 지속적인 아키텍처 개선이 이루어져 왔다. 또한 비교적 최신 세대에 이르러서는 AVX 지원의 부재에도 가상화나 AES-NI 등의 필수적 기능은 포함하는 모습도 보였다.

이렇게 작고 단순한 형태의 고효율 아키텍처는 비용 측면에서 더 낮은 가격대의 시장에 x86 호환성과 함께 더 나은 성능으로 접근할 수 있는 여지를 제공하며, 혹은 더 작은 크기, 낮은 소비전력이 필요한 시장에 x86 생태계의 호환성을 제공하면서 접근할 수도 있다. 또는 제품 디자인의 측면에서 이 작은 코어를 다수 집적해서, 비교적 단순한 형태의 워크로드에서 뛰어난 최대 처리 성능을 얻을 수도 있는데, 이 때 이러한 고효율 아키텍처는 다수의 코어를 하나의 프로세서로 집약할 때 당면하게 될 면적, 전력 공급, 발열 등의 문제의 해결을 상대적으로 쉽게 만들 수도 있게 한다. 물론 이렇게 단순한 코어를 다수 집약하는 것은 최대 처리량에서의 장점 만큼이나, 범용성 측면에서의 단점도 큰 만큼, 사용 목적이 분명한 프로세서에서나 사용할 수 있는 방법일 것이다.

차세대 프로세서에서의 ‘에피션트 코어’로 사용될 ‘그레이스몬트’는 개선된 아키텍처와 공정을 기반으로 지금까지의 인텔 프로세서 중 가장 높은 성능 효율을 제공하며, 작은 면적과 적은 전력 소비량을 기반으로 멀티 코어 확장에서도 고밀도 구성을 가능하게 한다. 또한 최신 공정 기술을 기반으로 더욱 높은 최대 동작 속도를 얻을 수 있게 되었으며, 공정 개선에 힘입어 동작 속도 향상 대비 소비 전력 증가가 적은 고효율 구간도 상대적으로 넓어져, 전반적인 전력 효율도 극대화될 것으로 기대된다. 이와 함께, 이 새로운 ‘에피션트 코어’는 인텔의 고효율 마이크로아키텍처 계보에서는 최초로 AVX 명령어가 지원될 계획인데, 이 또한 현재와 미래의 컴퓨팅 환경에서 변화하는 필수 요구사항에 대응하는 것으로 해석할 수 있을 것이다.

▲ 최신 명령어 셋 지원으로 기능 수준이 높아지면서, 에피션트 코어의 효율이 더욱 돋보이는 모습이다 (자료제공: Intel)

인텔의 새로운 ‘에피션트 코어’는 이전 세대 대비 처리 성능 향상을 위한 확장된 아키텍처가 적용된다. 이 중 프론트엔드 단에서는, 사이클당 최대 6개 명령어를 디코딩할 수 있는 듀얼 3-폭(3-wide) 아웃 오브 오더 디코더 구성은 그대로지만, 사전 디코딩 정보를 생성하는 인텔 최초의 온디맨드 방식의 명령어 길이 디코더가 사용된다. 또한 명령어 캐시는 기존보다 두 배 늘어난 64KB가 제공되며, 비순차 실행 환경에서 성능 효율을 극대화하는 분기 예측기의 성능 또한 5,000개의 엔트리 분기 타켓 캐시 (entry branch target cache) 등을 활용하면서 더욱 높아졌다. 실행 영역에서는 이전보다 크게 확대된 5폭 할당 및 8폭 리타이어, 256개 엔트리 아웃 오브 오더 윈도우 및, 총 17개의 실행 포트 구성을 갖추고 있다.

이 중 눈에 띄는 변화는 FP와 벡터 연산을 위한 포트 구성으로, 이번 세대부터는 고효율 지향의 마이크로아키텍처에서도 AVX 지원이 제공된다. 이는 향후 PC는 물론, 임베디드 SoC 영역에서도 벡터 연산을 이용한 AI 추론 애플리케이션의 활용이 늘어날 것으로 예상되는 상황에서 경쟁력을 높일 수 있을 것으로 기대되는 부분이다. 이번 세대의 에피션트 코어에서는 실수 연산과 벡터 연산을 위해 총 3개 포트가 구성되었는데, 이 중 두 개는 실수 연산과 벡터 연산에 모두 사용되고 한 개는 벡터 연산 전용으로 구성되었다. 지원 수준은 AVX, AVX2와 FMA 지원, 그리고 정수연산 기반 AI 애플리케이션을 위한 VNNI가 포함될 것으로 알려졌다.

메모리 서브시스템 측면에서는 ‘듀얼 로드 듀얼 스토어’ 구성과 32KB 데이터 캐시, 최대 4개 코어가 공유하는 최대 4MB의 L2 캐시 등 기존의 특징들이 상당 부분 유지되는 모습이다. 또한 데이터 전송 성능의 최적화를 위한 딥 버퍼링(Deep buffering), 고급 프리페쳐(Advanced Prefetchers) 등과 함께, 소프트웨어 수준에서 프로세서의 L2 캐시 등 자원 일부를 특정 애플리케이션에 우선 지정 할당할 수 있는 ‘리소스 디렉터 기술(Intel Resource Director Technology)’ 를 사용할 수 있다. 한편, 이 외에도 보안 측면에서는 명령어 셋 수준에서 CET(Control-flow Enforcement Technology), VT-rp(Virtualization Technology-redirect protection) 등이 제공된다.

이제 이 고효율의 ‘에피션트 코어’는 기능 측면에서 이전의 주력 마이크로아키텍처였던 ‘스카이레이크(Skylake)’와 동등한 수준에 이르렀고, 효율성을 높인 설계와 최신 제조공정의 지원과 함께 성능은 물론 면적과 소비 전력 측면에서도 상당한 성과를 거두었다. 단일 코어 수준의 비교에서, 이 에피션트 코어는 스카이레이크 대비 같은 전력 소비 수준에서는 40% 높은 성능을 내며, 40% 정도의 소비전력에서 동등한 성능을 낼 수 있는 것으로 소개된 바 있다. 또한 멀티쓰레드 처리량 성능에서 4코어 4쓰레드의 에피션트 코어는 2코어 4쓰레드의 스카이레이크 대비, 동등한 전력소비량 수준에서는 80% 높은 성능을, 동등한 성능 수준에서는 80% 적은 전력 소비량을 보인다. 이와 함께, 코어 구현에 필요한 실리콘 면적 측면에서도 상당한 장점이 있는데, 이는 두 마이크로아키텍처의 설계에서 지향점과 제반 여건의 차이로도 해석할 수 있겠다.

▲ 새로운 ‘퍼포먼스 코어’는 이전 세대 대비 상당한 수준의 기능, 성능 향상을 제공한다 (자료제공: Intel)

▲ 새로운 ‘AMX’ 기술은 기존의 프로세서로는 제대로 다루지 못하던 유형의 워크로드를 위한 새로운 접근법을 제공한다 (자료제공: Intel)

기존에 코드명 ‘골든 코브(Golden Cove)’로 알려졌던 인텔의 ‘퍼포먼스 코어(Performance Core)’ 는 지금까지 인텔의 프로세서 제품 전략에서 언제나 주력 아키텍처로 다루어져 오던 계보를 이으며, PC와 데이터센터용 프로세서 모두에서 성능을 위한 핵심 구성요소로 활용될 계획이다. 이 ‘퍼포먼스 코어’의 설계 지향점은 ‘폭넓은 작업에서 최대한의 단일 코어 성능’이며, 이런 성격은 사용하는 소프트웨어 환경이 멀티 코어, 멀티 쓰레드 환경에 대한 최적화 여부에 관계 없이 언제나 최선의 성능을 얻을 수 있게 한다. 또한 성능 중심의 방향성을 가지는 퍼포먼스 코어에 적용되는 AVX(Advenced Vector Extensions)-512나 AMX(Advvanced Matrix Extensions) 등의 새로운 기능들은, 기존에는 제대로 다루기 어려웠던 유형이나 규모의 워크로드를 빠르게 다루는 새로운 방법을 제시한다.

새로운 ‘퍼포먼스 코어’는 기존의 주력 마이크로아키텍처인 ‘서니 코브(Sunny Cove)’ 대비 아키텍처 수준에서 상당한 수준의 변화를 보여 주며, 다양한 유형의 워크로드에서 범용 성능은 기존 데스크톱 PC용 11세대 코어 프로세서의 ‘사이프러스 코브’ 대비 19% 향상될 것으로 소개된 바 있다. 또한 이번 ‘퍼포먼스 코어’에서 새롭게 선보이는 AMX(Advanced Matrix Extensions)를 사용할 경우, 대규모의 행렬 연산이 이루어지는 AI 추론이나 훈련 관련 워크로드에서 int8 기준 기존의 AVX-512 VNNI 대비 8배의 처리 성능 향상이 가능하다. 이와 함께, 코어 전반의 전력 관리를 위한 새로운 전력 관리 컨트롤러를 도입해, 코어 수준에서부터 더욱 정교한 전력 관리로 성능과 효율을 극대화할 수 있도록 했다.

새로운 ‘퍼포먼스 코어’의 마이크로아키텍처는 이전 대비 전반적으로 확장되어, 단위 시간당 더 많은 명령어를 더 효율적으로 수행할 수 있도록 구성되었다. 먼저 프론트엔드 수준에서는 명령어의 디코더 수가 4개에서 6개로 늘어났으며, 사이클당 마이크로 오퍼레이션 캐시에서 가져올 수 있는 명령어 수도 6개에서 8개로 늘었다. 마이크로 오퍼레이션 캐시의 저장 가능한 명령어 수도 기존 2.25K 에서 4K 정도로 확장되었고, 적중률 또한 개선되었다. 이와 함께, 4K iTLB나 2M/4M iTLB는 기존보다 두 배 용량을 갖추었으며, 브렌치 타겟 수도 기존의 5K 보다 크게 늘어난 12K까지로 확장되어, 더 큰 코드를 수월하게 다룰 수 있게 되었다. 이 외에도, 마이크로 오퍼레이선 큐 또한 기존의 70개에서 쓰레드당 72개, 싱글 쓰레드당 144개로 확장되었다. 이러한 변화는 향상된 분기예측 기술과 함께 프로세서의 연산 유닛 가동률과 처리 성능을 극대화한다.

▲ 정수연산 유닛 구성의 확장으로 전반적인 범용 연산 성능의 향상을 기대할 수 있게 되었다 (자료제공: Intel)

▲ 벡터 유닛 쪽에서는 새로운 유닛과 함께, 기존 유닛의 효율성 향상을 위한 새로운 데이터 타입 지원이 눈에 띈다 (자료제공: Intel)

비순차 실행(Out of Order) 엔진 또한 할당 유닛은 5개에서 6개로, 실행 포트는 10개에서 12개로 확장되었으며, 512 엔트리의 리오더 버퍼와 더 큰 스케줄러 크기를 갖추고, 더 많은 명령어가 할당과 재명명 (rename) 단계에서 실행될 수 있도록 조율되었다. 그리고 늘어난 실행 포트 중 하나는 새로운 정수 연산기에 할당되었으며, 정수 연산에서 총 5개의 연산기를 동시에 사용할 수 있게 됨으로써 실질적인 성능 향상을 기대할 수 있게 되었다. 벡터 연산기는 총 3개 포트에 할당되어 있으며, 새로운 퍼포먼스 코어의 마이크로아키텍처에서는 FMA 유닛에 FP16 데이터 타입의 지원이 추가되고, 새로운 고속 가산기(FADD)가 추가되었다. 한편, AMX 유닛은 포트 3에 FMA512 유닛과 함께 할당되어 있으며, 코어 당 하나의 유닛으로 구성된 모습이다.

확장된 실행 포트 두 개 중 나머지 한 개는 메모리 쪽에서 사용한다. 이에 로드 포트는 두 개에서 세 개로 늘었으며, 이를 통해 256비트 로드 세 개 혹은 512비트 로드 두 개를 동시에 수행할 수 있다. 또한 DTLB는 64에서 96으로, L1D 캐시는 12에서 16으로 늘었고, 페이지 워커 또한 2개에서 4개로 늘어나는 등의 변화가 있었다. 이러한 물리적 성능 향상과 함께, 더 깊은 버퍼를 통한 메모리 병렬화나 지연시간 최적화 등을 통해 성능을 극대화했다. 코어당 할당되는 L2 캐시는 클라이언트용 프로세서는 1.25MB, 데이터센터용 프로세서는 2MB가 구성될 계획이며, 캐시 자체의 성능 향상과 함께 패턴 기반 다중경로 프리페처, 피드백 기반 프리페치 쓰로틀링, 사용 상황에 따른 예측 기반 대역폭 최적화 등으로 메모리 서브시스템간 성능 차이에 따른 병목 현상과 처리 성능 손실을 줄이고, 성능 효율을 극대화할 수 있도록 했다.

한편, 이 ‘퍼포먼스 코어’는 전통적으로 인텔의 프로세서 전반에 사용되는 주력 마이크로아키텍처인 만큼, 노트북 PC를 위한 모바일 플랫폼에서부터 데스크톱 PC용 차세대 코어 프로세서, 서버용 차세대 제온 스케일러블 프로세서에 이르기까지 폭넓게 사용될 계획이다. 그리고 퍼포먼스 코어는 이러한 폭넓은 시장에 대응하기 위해 아키텍처 수준에서의 모듈화된 유연성도 가지고 있으며, 주력 시장에 따라 일부 기능들이 조절되기도 한다. 대표적으로 코어당 L2 캐시 용량에서 PC용은 1.25MB, 데이터센터 용은 2MB가 적용되며, AVX-512 연산기 수도 아키텍처 수준에서는 최대 두 개지만 제품군에 따라서는 FMA512가 생략되고, 256비트 FMA 2개를 묶어 단일 유닛 수준의 AVX-512 지원이 제공될 수도 있을 것이다. 이는 이전 세대의 ‘스카이레이크’에서도 제품군에 따라 캐시와 AVX-512 지원 등을 차별화한 바 있다.

▲ 이들 차세대 마이크로아키텍처들은 차세대 코어 프로세서인 ‘엘더 레이크’에서, 인텔 7 공정 기반으로 하나의 프로세서에 ‘하이브리드’ 구성으로 탑재될 예정이다 (자료제공: Intel)

새로운 프로세서의 마이크로아키텍처를 구현하는 데 있어 ‘제조 공정’의 영향은 절대적이지는 않지만 서로 큰 의존 관계를 가지고 있다. 성능 향상을 위해 더 넓고 깊은, 복잡한 아키텍처와 더 큰 캐시를 탑재하기 위해서는 필연적으로 더 많은 트랜지스터가 필요하고, 이러한 추가 트랜지스터를 충분히 납득할 수 있는 물리적 면적과 전력 소비량, 발열 수준으로 집적하기 위해서는 더욱 미세한 제조공정이 필요하다. 하지만 아키텍처의 변화 없이 제조공정만을 미세화하면, 얻을 수 있는 장점은 물리적인 동작 속도와 약간의 소비 전력 감소 정도에 국한될 수도 있다. 심지어는 제조 공정의 특성에 따라서는 이전 세대보다 더 많은 트랜지스터를 집적함에도 충분한 동작 속도를 얻을 수 없거나, 소비전력 측면에서 문제가 발생하는 경우가 발생하기도 했다.

인텔이 소개한 차세대 ‘에피션트 코어’, ‘퍼포먼스 코어’는 모두 인텔의 ‘인텔 7’ 제조 공정을 기반으로 한다. 이 ‘인텔 7’ 제조공정은 예전 ‘10nm 인핸스드 슈퍼핀(Enhanced SuperFin)’으로 알려진 바 있으며, 기존의 ‘10nm 슈퍼핀(SuperFin)’ 대비 더 늘어난 실리콘 격자 간격, 더 낮은 저항 물질, 새로운 고밀도 패턴화 기법, 간소화된 구조 및 높은 메탈 적층으로 향상된 라우팅 제공 등의 최적화가 적용되어, 기존 대비 약 10~15% 더 높은 와트당 성능을 제공할 수 있을 것으로 발표된 바 있다. 특히, 이 공정은 현재 시장의 최신 공정들과 비교해 밀도와 동작 속도, 생산 수율 등에서 모두 높은 경쟁력을 갖추고 있으며, 최신 프로세서에 필요한 높은 동작 속도와 뛰어난 전력 효율을 모두 제공할 수 있을 것으로 기대된다.

새로운 ‘인텔 7’ 제조 공정은 더 많은 트랜지스터가 필요한 차세대 아키텍처를 더 작은 물리적 크기로, 더 높은 속도로 동작할 수 있는 실리콘으로 구현할 수 있게 돕는디. 특히 제조 공정이 미세화될수록 높은 동작 속도를 달성하는 것도 더욱 까다로워지는데, 인텔의 경우도 14nm에서 10nm로 이전하면서 초반에는 이전만큼의 높은 동작 속도를 제대로 달성하지 못했던 바 있다. 하지만 ‘10nm 슈퍼핀’ 공정에서 동작 속도 측면의 문제를 거의 해결했으며, 기존 공정의 성과를 이어받고 더욱 고도화한 ‘인텔 7’ 공정은 기존의 14nm 공정에서 달성한 5GHz 이상의 동작 속도를 더 미세한 공정에서도 안정적으로 제공해, 아키텍처가 가진 잠재력을 제품 수준에서 극대화할 수 있게 할 것이다.

이러한 제조 공정 특성의 발전에 따라, 차세대 코어 프로세서로 소개될 ‘엘더 레이크(Alder Lake)’는 9W TDP급의 모바일 플랫폼부터 125W TDP의 데스크톱 PC용 프로세서까지 상반된 특징을 가지는 폭넓은 제품 라인업이 모두 ‘인텔 7’공정 기반으로 제조된다. 이는 기존 11세대 코어 프로세서가 10nm 슈퍼핀 공정 기반 모바일용 ‘타이거 레이크(Tiger Lake)’와 높은 동작 속도에 특화된 14nm 공정 기반 데스크톱용 ‘로켓 레이크(Rocket Lake)’로 분리되었던 것과는 다른 모습으로, 드디어 10nm 이하의 공정에서도 기존 14nm 공정 수준의 동작 속도 이상을 달성함으로써 본격적인 세대 교체가 가능해졌다는 것으로도 해석할 수 있을 것이다. 그리고 향후에도 이러한 공정과 아키텍처 측면의 특징이 잘 조화될 때 지속적인 성능 향상과 함께 지속적인 변화의 흐름을 이끌어갈 수 있을 것으로 예상한다.

Copyright ⓒ Acrofan All Right Reserved.

디지털 마케팅의 새로운 장을 만들다! 신개념 퍼포먼스마케팅 플랫폼 '텐핑'

[명칭] 아크로팬   [제호] 아크로팬(ACROFAN)    [발행인] 유재용    [편집인] 유재용    [청소년보호책임자] 권용만
Copyright © ACROFAN All Right Reserved